Z-turn底部的DIP扩展接口支持LVDS差分输入输出吗？

Z-turn上的扩展接口大都是PL的口，支持差分输入，理论最大速度可以达到 200MHz。但是由于在PL这边，所以需要自己写IP核去实现差分逻辑。
1、扩展接口的信号，差分对按照差分信号做控制的，包括等长和阻抗。（如果自行设计，也请注意），基本上，我们引出的排针，是按照差分对引出，这个在设计中是考虑的；

2、LVFD performance相关因素比较多，如果有总带宽需求，包括时序的等长、信号质量、座子、等长时序，和差分这些都有关系，建议按照 150-200 的时序评估，并留有余量；